Elysia Tools
导航
Science & Education
一套完整的页内形式验证栈——无需 cvc5/Z3 二进制：SMT-LIB 2.7 脚本解析器覆盖 QF_BV + Bool 核心（FixedSizeBitVectors 算子的 Tseitin 位爆破：加减乘除取模、移位、比较、拼接/截取/扩展、ite），AIGER 读取器（ASCII aag 与二进制 aig delta 解码；输出按坏属性解释），带字级位爆破的 BTOR2 读取器，以及底座上的手写 CDCL SAT 引擎（双监视文字、VSIDS 活性、1-UIP 学习、重启）。顺序模型上运行带反例见证轨迹的有界模型检测、带唯一状态强化的 k-归纳、从反驳计算并经独立 SAT 复核后方可信任的 McMillan 式 Craig 插值，以及带前驱立方阻塞的 IC3/PDR-lite 帧循环。
详情
全部运行在自包含的 TypeScript 栈上：SMT-LIB 前端覆盖常用 QF_BV/Bool 算子集（支持 define-fun 内联与 let 绑定）；AIGER 文件同时支持 ASCII 与二进制（delta 编码的 AND、锁存器 next 函数、输出按 HWMCC 坏信号解释）；BTOR2 模型从字级位爆破（sort、常量、带 init/next 的状态、bad/constraint/output 及算术/逻辑算子核心）。SAT 核心是真正的 CDCL 求解器——双监视文字、首 UIP 回跳子句学习、活性分支与重启——与 cvc5/Z3 内核同族的算法，教学级规模。安全引擎：BMC 找最短反例并给完整输入/状态轨迹；k-归纳加唯一状态约束以抓住朴素归纳漏掉的不变式；插值引擎从反驳结构导出候选 Craig 插值，再由独立 SAT 调用复核每个候选后才称之为不变式——未通过复核的候选绝不作为不变式报告；IC3-lite 维护逐帧阻塞立方并由 k-归纳收尾。规模建议：位宽 ≤ 16、界 ≤ 30 可保持交互式响应。
执行
填写表单、运行工具，并在同一页面查看结果。
案例
相关内容
工具使用指南
SMT-LIB 2.7 / AIGER / BTOR2 形式验证编排器是一个完全运行在浏览器端的自包含形式化验证环境。无需安装 Z3 或 cvc5 等本地二进制工具，该工具支持 SMT-LIB 2.7（QF_BV 与 Bool 核心）、AIGER 及 BTOR2 模型输入，结合底层手写 CDCL SAT 求解器，提供有界模型检测（BMC）、k-归纳、Craig 插值及 IC3/PDR-lite 等多引擎自动化证明与反例轨迹分析。
背景
需要验证 16 位行波进位加法器在所有操作数组合下均满足加法交换律。
问题
通过断言加法交换律的否定形式并求解，确认该命题不存在满足解（即原等式恒成立）。
如何使用
模型来源选择预设演示 demo-smt-commutativity，验证引擎选择 all，界 k 设为 10 后运行验证。
source: demo-smt-commutativity, engine: all, depthK: 10结果
CDCL 求解器毫秒级输出 unsat 判定，展示决策与冲突统计，证明 16 位加法交换律恒成立。
背景
设计了一个初始值为 0、带使能端且每步自增 25 的 8 位计数器，需验证其是否会达到数值 200。
问题
排查计数器在使能信号触发下是否会触碰预设的 bad 状态，并获取触发路径。
如何使用
模型来源选择 demo-btor2-counter，验证引擎选择 all，界 k 设为 30 启动模型检测。
source: demo-btor2-counter, engine: all, depthK: 30结果
BMC 引擎报告 UNSAFE 违规，输出第 8 步自增到达 200 的完整 9 步反例见证轨迹。
不需要，整个验证栈与 CDCL SAT 求解核心均基于 TypeScript 实现并在浏览器端本地运行。
支持 SMT-LIB 2.7（QF_BV 理论与 Bool 核心）、AIGER（ASCII aag 及二进制 aig）和字级 BTOR2 格式。
为保持网页交互的流畅响应，建议位向量位宽控制在 16 位以内，展开界深度 k 保持在 30 以内。
从反驳结构导出候选插值后，引擎会发起独立的 SAT 调用进行复核，未通过认证的候选绝不会作为不变式报告。
系统会判定为 UNSAFE，并生成包含输入激励与每一步锁存器状态的完整反例见证轨迹（Witness Trace）。