Elysia Tools
导航
Development
把 N 位数值同时转换为二进制、格雷码、独热码与温度计码:完整计数真值表、哈明距离图与 Verilog/VHDL 编码器代码。
详情
面向 2–6 位字宽的二进制编码替代方案可视化器。
对所选值同时给出:普通二进制;格雷码/反射码(G = B XOR (B >> 1),相邻值——含回绕——恰好只差一位的单位距离码);独热码(2ⁿ 位,单个 1);温度计码/一元码(2ⁿ−1 位,MSB 对齐,闪速 ADC 比较器组的原生输出)。
哈明距离图遍历每个计数转移,直观展示冒险:二进制在进位边界(0111→1000)最多翻转全部 n 位,格雷码与温度计码永远只翻一位,独热码恒定翻两位。完整计数真值表同时可用作卡诺图轴序与旋转编码器码盘图案。
即贴即用的 HDL 代码:参数化 Verilog 与 VHDL 模块,含二进制→格雷(异或)、二进制→独热(定宽移位)、二进制→温度计(MSB 对齐一元移位)、以及格雷→二进制级联异或解码器。
执行
填写表单、运行工具，并在同一页面查看结果。
案例
相关内容
工具使用指南
格雷码与温度计码编码可视化器是一款面向 2–6 位字宽的数字逻辑与电路设计辅助工具，可将十进制输入同步转换为普通二进制、格雷码、独热码和温度计码。工具不仅能直观呈现跨步翻转的高亮比对与哈明距离柱状图，还提供完整计数序列表及即贴即用的 Verilog/VHDL 编码与解码硬件代码。
背景
正在设计一个跨时钟域指针同步模块，需要向团队说明为何不能直接同步多位二进制计数器。
问题
需要直观展示 4 位二进制在 7→8 转换时的多位翻转毛刺，并获取对应的格雷码转换 Verilog 模块。
如何使用
选择字宽为 4 位，输入十进制值 8，选择 HDL 代码语言为 Verilog，关闭完整序列表以聚焦单步对比。
字宽: 4 位, 输入值: 8, HDL 代码语言: Verilog, 显示完整计数序列表: 否结果
清晰展示了二进制 0111→1000 发生 4 位同时翻转，而格雷码 0100→1100 仅翻转 1 位，并直接复制了 Verilog 转换模块。
背景
正在对 4 位 Flash ADC 的数字输出接口进行建模，需要校验 15 位温度计码与对应二进制、格雷码的关系。
问题
需要获取 4 位全量程（0–15）的完整编码对应表以及 VHDL 格式的编码与解码实现。
如何使用
选择字宽为 4 位，输入值 11，HDL 语言选择 VHDL，勾选显示完整计数序列表。
字宽: 4 位, 输入值: 11, HDL 代码语言: VHDL, 显示完整计数序列表: 是结果
生成了包含 15 位温度计码和 16 位独热码的 16 行完整对照真值表，并导出了 VHDL 编码器模块。
格雷码是单位距离码，相邻计数状态之间只有 1 位发生翻转，在跨时钟域同步时能有效避免多位不同步跳变导致的亚稳态与读错指针问题。
N 位宽下，独热码由 2ⁿ 位组成且仅有 1 个高电平位；温度计码由 2ⁿ−1 位组成，代表数值大小的连续位全部置 1，常用于闪速 ADC 输出。
目前支持 2 位至 6 位字宽，覆盖从 0–3 到 0–63 范围内的数值转换、状态表和哈明距离分析。
包含二进制转格雷码（XOR）、二进制转独热码、二进制转温度计码，以及格雷码转二进制的级联异或解码器模块。
柱状图峰值表示相邻状态切换时同时翻转的比特位总数。普通二进制在进位边界会产生较高峰值，而格雷码柱高恒定为 1。