1. Analyse de la transition critique 7 vers 8 sur 4 bits
Ingénieur conception FPGAContexte
Développement d'un compteur inter-domaines d'horloge nécessitant l'identification des points de métastabilité potentiels.
Problème
Vérifier l'impact du basculement simultané de tous les bits en binaire face à la stabilité du code Gray.
Utilisation
Sélectionner une largeur de 4 bits, renseigner la valeur 8, choisir Verilog comme sortie et désactiver l'affichage de la table complète.
Résultat
Mise en évidence du pic de 4 bits basculés en binaire (0111 vers 1000) contre 1 seul bit en Gray (0100 vers 1100), avec génération du module Verilog associé.